/蔡觉平 ... [等] 编著
ISBN/ISSN:978-7-5606-4110-2
价格:CNY35.00
出版:西安 :西安电子科技大学出版社 ,2016.08
载体形态:288页 :图 ;26cm
简介:本书主要介绍了Verilog HDL在数字集成电路设计中的作用、发展演变的过程和相关国际标准 ; Verilog HDL基本语言结构和语法规则 ; Verilog HDL设计描述方式和高级程序语句 ; 组合电路和时序电路的Verilog HDL程序设计 ; Verilog HDL仿真测试程序和相关系统任务 ; 复杂的数字电路、系统和总线设计 ; Verilog HDL集成电路设计的EDA工具。
附注:“十二五”普通高等教育本科国家级规划教材
中图分类号:TP312VH
责任者:蔡觉平 编著 蔡觉平 编著 翁静纯 编著 褚洁 编著
北京创讯未来软件技术有限公司 版权所有 ALL RIGHTS RESERVED 京ICP备 09032139
欢迎第32515819位用户访问本系统