借阅：19人
收藏：0人
Verilog HDL数字系统设计与验证
- 查看机读格式
/乔庐峰编著
ISBN/ISSN：978-7-121-08292-4
价格：CNY29.80
出版：北京 :电子工业出版社 ,2009
载体形态：255页 :图 ;26cm
丛编：电子信息与电气学科规划教材
简介：本书全面介绍如何使用Verilog HDL进行数字电路设计、仿真和验证。全书共分为Verilog HDL语法基础与基本电路单元设计、系统设计与验证和附录三个组成部分。
中图分类号：TP312VH TP312VH
责任者：乔庐峰 编著 帕尔尼卡 ((Palnitkar, Samir)) 著 夏宇闻 译 胡燕祥 译 刁岚松 译
-
评分：
-
加入暂存架
豆瓣内容简介：
《VerilogHDL数字系统设计与验证》全面介绍如何使用Verilog HDL进行数字电路设计、仿真和验证。全书共分为VerilogHDL语法基础与基本电路单元设计、系统设计与验证和附录三个组成部分。《VerilogHDL数字系统设计与验证》以Verilog-1995和Verilog-2001标准为基础，重视电路仿真与验证，紧密结合设计实践，可以帮助读者掌握规范的电路设计方法。书中大量的例题可直接用于读者的设计实践，具有良好的参考价值。
《VerilogHDL数字系统设计与验证》适合通信工程、电子工程及相关专业的高年级本科生、硕士生作为教材使用，同时也可供进行集成电路设计和可编程逻辑器件设计的工程师参考使用。
豆瓣作者简介：
