| 字段 | 字段内容 |
|---|---|
| 001 | 01h0004008 |
| 005 | 20091015121442.0 |
| 010 | $a: 978-7-121-08292-4$d: CNY29.80 |
| 100 | $a: 20090504d2009 em y0chiy50 ea |
| 101 | $a: chi |
| 102 | $a: CN$b: 110000 |
| 105 | $a: ak a 000yy |
| 106 | $a: r |
| 200 | $a: Verilog HDL数字系统设计与验证$A: verilog hdl shu zi xi tong she ji yu yan zheng$f: 乔庐峰编著 |
| 210 | $a: 北京$c: 电子工业出版社$d: 2009 |
| 215 | $a: 255页$c: 图$d: 26cm |
| 225 | $a: 电子信息与电气学科规划教材$A: dian zi xin xi yu dian qi xue ke gui hua jiao cai |
| 320 | $a: 有书目 |
| 330 | $a: 本书全面介绍如何使用Verilog HDL进行数字电路设计、仿真和验证。全书共分为Verilog HDL语法基础与基本电路单元设计、系统设计与验证和附录三个组成部分。 |
| 410 | $1: 2001 $a: 电子信息与电气学科规划教材 |
| 606 | $a: 硬件描述语言$A: ying jian miao shu yu yan$x: 程序设计$x: 高等学校$j: 教材 |
| 610 | $a: Verilog HDL |
| 690 | $a: TP312VH$v: 4 |
| 701 | $a: 乔庐峰$A: qiao lu feng$4: 编著 |
| 801 | $a: CN$b: BUCTL$c: 20091015 |
| 905 | $a: BUCTL$d: TP312VH$r: CNY29.80$e: 13 |
北京创讯未来软件技术有限公司 版权所有 ALL RIGHTS RESERVED 京ICP备 09032139
欢迎第32676879位用户访问本系统