| 字段 | 字段内容 |
|---|---|
| 001 | 01h0098056 |
| 005 | 20180416104304.0 |
| 010 | $a: 978-7-5606-4110-2$d: CNY35.00 |
| 100 | $a: 20160928d2016 em y0chiy50 ea |
| 101 | $a: chi |
| 102 | $a: CN$b: 610000 |
| 105 | $a: ak a 000yy |
| 106 | $a: r |
| 200 | $a: Verilog HDL数字集成电路设计原理与应用$A: Verilog HDLshu zi ji cheng dian lu she ji yuan li yu ying yong$f: 蔡觉平 ... [等] 编著 |
| 205 | $a: 第2版 |
| 210 | $a: 西安$c: 西安电子科技大学出版社$d: 2016.08 |
| 215 | $a: 288页$c: 图$d: 26cm |
| 320 | $a: 有书目 (第288页) |
| 330 | $a: 本书主要介绍了Verilog HDL在数字集成电路设计中的作用、发展演变的过程和相关国际标准 ; Verilog HDL基本语言结构和语法规则 ; Verilog HDL设计描述方式和高级程序语句 ; 组合电路和时序电路的Verilog HDL程序设计 ; Verilog HDL仿真测试程序和相关系统任务 ; 复杂的数字电路、系统和总线设计 ; Verilog HDL集成电路设计的EDA工具。 |
| 333 | $a: “十二五”普通高等教育本科国家级规划教材 |
| 606 | $a: VHDL语言$A: VHDL yu yan$x: 程序设计$x: 高等教育$j: 教材 |
| 690 | $a: TP312VH$v: 5 |
| 701 | $a: 蔡觉平$A: cai jue ping$4: 编著 |
| 801 | $a: CN$b: BUCTL$c: 20180416 |
| 905 | $a: BUCTLIB$d: TP312VH$r: CNY35.00$e: 41 |
北京创讯未来软件技术有限公司 版权所有 ALL RIGHTS RESERVED 京ICP备 09032139
欢迎第32673233位用户访问本系统