= Verilog HDL: a guide to digital design and synthesis /(美) Samir Palnitkar著 ;夏宇闻, 胡燕祥, 刁岚松等译
ISBN/ISSN:7-121-00468-2
价格:CNY29.00
出版:北京 :电子工业出版社 ,2004
载体形态:306页 :图 ;26cm
丛编:国外电子与通信教材系列
并列题名:Verilog HDL :a guide to digital design and synthesis
中图分类号:TP312VH TP312
责任者:帕尔尼卡, ,S. ((Palnitkar, Samir)) 著 夏宇闻 译 胡燕祥 译 刁岚松 译
豆瓣内容简介:
Verilog HDL数字设计与综合(第二版),ISBN:9787121004681,作者:(美)帕尔尼卡(Palnitkar,S.) 著,夏宇闻 等译;夏宇闻译
豆瓣作者简介:
目录:
目录
第一部分 Verilog基础知识
第1章 Verilog HDL数字设计综述
第2章 层次建模的概念
第3章 基本概念
第4章 模块和端口
第5章 门级建模
第6章 数据流建模
第7章 行为级建模
第8章 任务和函数
第9章 实用建模技术
第二部分 Verilog高级主题
第10 章 时序和延迟
第11章 开关级建模
第12章 用户自定义原语
第13章 编程语言接口
第14章 使用VerilogHDL进行逻辑综合
第15章 高级验证技术
第三部分 附录
北京创讯未来软件技术有限公司 版权所有 ALL RIGHTS RESERVED 京ICP备 09032139
欢迎第30101957位用户访问本系统