| 字段 | 字段内容 |
|---|---|
| 001 | 01h0110338 |
| 005 | 20180419105320.0 |
| 010 | $a: 978-7-5124-2142-4$d: CNY45.00 |
| 100 | $a: 20170417d2017 em y0chiy50 ea |
| 101 | $a: chi |
| 102 | $a: CN$b: 110000 |
| 105 | $a: a a 000yy |
| 106 | $a: r |
| 200 | $a: Verilog硬件描述语言与设计$A: Verilog ying jian miao shu yu yan yu she ji$f: 李洪革, 李峭, 何锋等编著 |
| 210 | $a: 北京$c: 北京航空航天大学出版社$d: 2017 |
| 215 | $a: 328页$c: 图$d: 26cm |
| 300 | $a: 普通高校“十三五”规划教材 |
| 320 | $a: 有书目 (第327-328页) |
| 330 | $a: 本书从硬件描述语言Verilog HDL简介入手，重点阐述了硬件描述语言的基础语法、高级语法和与之匹配硬件电路设计基础、高级电路设计案例等；对逻辑电路、时序综合和状态机等复杂电路设计问题也进行了介绍。 |
| 606 | $a: 硬件描述语言$A: ying jian miao shu yu yan$x: 程序设计$x: 高等学校$j: 教材 |
| 610 | $a: Verilog$A: Verilog |
| 690 | $a: TP312VH$v: 5 |
| 701 | $a: 何锋$A: he feng$4: 编著 |
| 801 | $a: CN$b: BUCTL$c: 20180419 |
| 905 | $a: BUCTL$r: RMB45.00$h: 2$d: TP312VH$e: 42 |
北京创讯未来软件技术有限公司 版权所有 ALL RIGHTS RESERVED 京ICP备 09032139
欢迎第33242283位用户访问本系统