| 字段 | 字段内容 |
|---|---|
| 001 | 0100027238 |
| 005 | 20060306142131.0 |
| 010 | $a: 7-111-15803-2$d: CNY33.00 |
| 100 | $a: 20050301d2005 em y0chiy0110 ea |
| 101 | $a: chi |
| 102 | $a: CN$b: 110000 |
| 105 | $a: ak z 000yy |
| 106 | $a: r |
| 200 | $a: Verilog HDL设计实践与指导$A: Verilog HDL she ji shi jian yu zhi dao$f: 刘秋云, 王佳编著 |
| 210 | $a: 北京$c: 机械工业出版社$d: 2005 |
| 215 | $a: 10, 306页$c: 图$d: 26cm |
| 330 | $a: 本书从基本的语法语义出发, 结合整个复杂数学逻辑电路的设计流程, 从简单的数学逻辑的实现到整个算法的系统实现, 全面介绍了可综合程序的编码风格及仿真测试程序的编码风格。 |
| 606 | $a: 硬件描述语言$A: ying jian miao shu yu yan$x: 程序设计 |
| 610 | $a: VHDL语言$A: VHDL yu yan |
| 690 | $a: TP312VH$v: 4 |
| 701 | $a: 王佳$A: wang jia$4: 编著 |
| 801 | $a: CN$b: RENTIAN$c: 20050301 |
| 905 | $a: BUCTL$b: C747519-25$r: CNY33.00$d: TP312VH$e: 2 |
| 999 | $a: gy$b: 7$e: 200603 |
北京创讯未来软件技术有限公司 版权所有 ALL RIGHTS RESERVED 京ICP备 09032139
欢迎第108707986位用户访问本系统